خرید ارزان گزارش کارهای آزمایشگاه دیجیتال

لینک دانلود و خرید پایین توضیحات
دسته بندی : وورد
نوع فایل : Word (..docx) ( قابل ویرایش و آماده پرینت )
تعداد صفحه : 9 صفحه

قسمتی از متن Word (..docx) :

مطابق شکل های زیر مدار را روی برد برد می بندیم و طبق جدول به ورودی های آن ولتاژ 0و5 ولت را اعمال می کنیم و خروجی را مشاهده و یادداشت می کنیم. 1-2) X B A X B A X B A  H L L 1 0 0 5 0 0  L H L 0 1 0 0 5 0  L L H 0 0 1 0 0 5  L H H 0 1 1 0 5 5  معادل گیت NOR در لاجیک مثبت معادل گیت OR در لاجیک منفی (2-2 X B A X B A X B A  H L L 1 0 0 5 0 0  H H L 1 1 0 5 5 0  H L H 1 0 1 5 0 5  L H H 0 1 1 0 5 5  معادل گیت NAND در لاجیک مثبت معادل گیت AND در لاجیک منفی 3-2) X B A X B A X B A  H L L 1 0 0 5 0 0  L H L 0 1 0 0 5 0  L L H 0 0 1 0 0 5  L H H 0 1 1 0 5 5  معادل گیت NOR در لاجیک مثبت معادل گیت OR در لاجیک منفی 4-2) X B A X B A X B A  H L L 1 0 0 5 0 0  H H L 1 1 0 5 5 0  H L H 1 0 1 5 0 5  L H H 0 1 1 0 5 5  معادل گیت NAND در لاجیک مثبت معادل گیت AND در لاجیک منفی 5-2) X B A X B A X B A  H L L 1 0 0 5 0 0  H H L 1 1 0 5 5 0  H L H 1 0 1 5 0 5  L H H 0 1 1 0 5 5  معادل گیت NAND در لاجیک مثبت معادل گیت AND در لاجیک منفی 6-2) X B A X B A X B A  H L L 1 0 0 5 0 0  H H L 1 1 0 5 5 0  H L H 1 0 1 5 0 5  L H H 0 1 1 0 5 5  معادل گیت NAND در لاجیک مثبت معادل گیت AND در لاجیک منفی  1-11) مدار شکل زیر را روی بردبرد می بندیم، جدول مربوطه را تکمیل کرده و عملکرد و عیب مدار را می نویسیم. S=1 و R=0 مقدار اولیه  S R Q Q'  0 0 1 0 مقدار اولیه خود را حفظ می کند  0 1 0 1 بدون توجه به حالت قبل Reset می شود  1 0 1 0 بدون توجه به حالت قبل Set می شود  1 1 1 1 وارد حالت غیر مجاز می شود  * با توجه به نتایج به دست آمده در جدول، مدار فوق فلیپ فلاپ RS می باشد. عیب مدار: وجود حالت تعریف نشده (غیر مجاز) - عکس العمل نشان دادن فوری نسبت به تغییر وضعیت ورودی ها 2-11) مدار فوق را به صورت زیر به RS ساعتی تبدیل کرده و عملکرد و عیب مدار را می نویسیم. S=1 و R=0 مقدار اولیه  ورودی ها CK=0 CK=1  S R Q Q' Q Q' CK=0 CK=1  0 0 1 0 1 0 Q تغییر نمی کند Q تغییر نمی کند  0 1 1 0 0 1 " Reset  1 0 1 0 1 0 " Set  1 1 1 0 1 1 " غیر مجاز   * با تبدیل به فلیپ فلاپ RS ساعتی، عیب دوم فلیپ فلاپ RS برطرف شد. هنگامی که CP = 0 است، در این شرایط خروجی Q و Q' تغییر وضعیت نمی دهند و حالت قبل خود را حفظ می کنند. اگر CP = 1 شود خروجی براساس ورودیهای S و R تغییر می کند. و در این حالت خروجی Q و Q' مطابق جدول درستی فلیپ فلاپ RS می شود. عیب مدار: وجود حالت تعریف نشده (غیر مجاز) J=1 و K=0 مقدار اولیه  ورودی ها CK=0 CK=1  J K Q Q' Q Q' CK=0 CK=1  0 0 1 0 1 0 Q تغییر نمی کند Q تغییر نمی کند  0 1 1 0 0 1 " Reset  1 0 1 0 1 0 " Set  1 1 1 0 0 1 " عکس حالت قبل(toggle)  3-11) مداری مطابق شکل زیر بسته و مراحل شماره 1 را تکرار می کنیم. * یکی از اشکال های فلیپ فلاپ RS مربوط به حالت تعریف نشده ی آن یعنی وضعیت S = R = 1 بود. زیرا در این حالت وضعیت غیر مجاز پیش می آید. برای اصلاح این حالت از فلیپ فلاپ J-K استفاده می شود. عیب مدار: چون خروج یهای Q و Q' مستقیماً به ورودی ها فیدبک شده اند. اگر در این حالت پالس ساعت برابر با یک باقی بماند، به دلیل وجود فیدبک، مقادیر مرتباً تغییر می کنند و خروجی فلیپ فلاپ دائماً بین صفر و یک نوسان می کند.(حالت خود چرخشی)