دانلود فایل پاورپوینت آماده تست مدارهای دیجیتال با روش JTAG

لینک دانلود و خرید پایین توضیحات
دسته بندی : پاورپوینت
نوع فایل : PowerPoint (..pptx) ( قابل ویرایش و آماده پرینت )
تعداد صفحه : 25 صفحه

قسمتی از متن PowerPoint (..pptx) :

بنام خدا ذ تست مدارهای دیجیتال با روش JTAG عناوین اصلی 1) مقدمه 5) زبان BSDL 4) مدار کنترلی مورد نیاز 3) معماری پیمایش مرزی 2) JTAG چیست؟ 6) مصارف دیگر روش JTAG مقدمه امروزه تجهیزات الکترونیکی که مورد استفاده روز مره قرار می گیرند در حال کوچک شدن هستند. با افزایش حجم مدارات الکتروتیکی و نیاز به بوردهای چند لایه و همچنین متمرکز کردن مدارات بر روی یک تراشه ، دیگر امکان دسترسی به پایه های تراشه ها یا تست به روش “Bed of Nails” غیر ممکن شده است. سیر صعودی استفاده از قطعات کوچک که در دو طرف بردهای PCB استفاده می شوند باعث شده که تست این بردها و برنامه ریزی آنها برای مهندسان مشکل شود. علاوه بر کوچک شدن قطعات ، افزایش سرعت بردهای دیجیتال باعث شده است که روشهای تست سنتی غیر ممکن شود. بنابرین برای حل این مشکلات باید روشی جهت تست این مدارها اندیشیده شود. مشخصاتی که این روشها باید داشته باشند عبارتند از: - دارای کمترین بالا سری باشند -کم هزینه باشند -قابل گسترش باشند همکاری شرکتهای بین المللی جهت ارایه راه حل JTAG Joint Test Action Group در سال 1985 گروهی از شرکتهای بزرگ ساخت آی سی(Joint Test Action Group ) روشی کم هزینه برای تست معرفی کردند. این روش در سا ل1990 توسط IEEE به استانداردی تحت عنوان IEEE std 1149.1 معرفی شد. طبق این استاندارد شرکتهای سازنده ابزارهای الکترونیکی می بایست مدارهایی را در ورودی و خروجی های آی سی ها به منظور تست نعبیه کنند علاوه بر این باید مداری برای کنترل این قسمت در نظر گرفته شود.